| |
|
Laboratorní přípravek pro demonstraci programovatelných logických obvodů
Svoboda, Stanislav ; Kubíček, Michal (oponent) ; Kolouch, Jaromír (vedoucí práce)
Následující bakalářská práce se zabývá řešením laboratorního přípravku pro výuku práce s obvody CPLD firmy ALTERA včetně návrhu plošného spoje a v závěrečné části i samotnou realizací celého přípravku pro výuku práce s obvody CPLD. Při konstrukci přípravku je použit CPLD obvod firmy ALTERA a to typ EPM 7064SLC44. Celý přípravek je navržen jako samostatný celek, který je schopen po připojení ke zdroji napájecího napětí samostatné funkce. Přípravek lze prakticky libovolně dodatečně rozšiřovat připojením volitelných periferií.
|
|
Laboratorní přípravek pro vývoj aplikací obvodů CPLD firmy Altera
Gajdošík, Petr ; obrany, Petr Bojda, Univerzita (oponent) ; Kolouch, Jaromír (vedoucí práce)
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen pro programování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA a PRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
|
| |
|
Vzorové úlohy pro hradlová pole
Bajer, Jan ; Spáčil, Tomáš (oponent) ; Bastl, Michal (vedoucí práce)
Tato práce se zabývá problematikou hradlových polí a jejich postavením vzhledem k mikroprocesorové technice. Cílem je představit práci s hradlovými poli na sadě základních realizací v rámci oboru mechatronika. Úlohy jsou zpracovány s využitím jazyka VHDL a jsou primárně určeny na zařízení od společnosti Altera / Intel.
|
| |
|
Vzorové úlohy pro hradlová pole
Bajer, Jan ; Spáčil, Tomáš (oponent) ; Bastl, Michal (vedoucí práce)
Tato práce se zabývá problematikou hradlových polí a jejich postavením vzhledem k mikroprocesorové technice. Cílem je představit práci s hradlovými poli na sadě základních realizací v rámci oboru mechatronika. Úlohy jsou zpracovány s využitím jazyka VHDL a jsou primárně určeny na zařízení od společnosti Altera / Intel.
|
| |
| |
|
Framework for Reconfigurable Systems on the Altera Chips
Kremel, Bruno ; Košař, Vlastimil (oponent) ; Korček, Pavol (vedoucí práce)
Práce posuzuje dostupné prostředí pro vývoj rekonfigurovatelných systémů na čipech Altera. Tyto prostředí jsou následně porovnány s řešeními dostupnými pro platformu Xilinx. Prostředí RSoC Framework je pak představeno jakožto výhodná alternativa pro řešení vyvinuté výrobcemi. Prostředí je momentálně k dispozici na platformě Xilinx Zynq. Dále práce hodnotí klíčové rozdíly mezi platformou Xilinx Zynq a platformou Altera Cyclone V SoC a navrhuje způsob řešení portace uvedeného prostředí na platformu Altera. Následně se diskutuje návrh a implementace portu na platformu Altera Cyclone V SoC. Nakonec práce vyhodnocuje výkonnost portovaného systému na nové platformně.
|